TSMC's 3Dblox 2.0 đánh dấu một bước ngoặt trong tiêu chuẩn hóa thiết kế chiplet tiên tiến

Ngành công nghiệp bán dẫn đang trải qua một sự thay đổi căn bản, và TSMC vừa di chuyển một quân cờ khác có thể định hình lại cách thiết kế chip thế hệ tiếp theo. Tại Hội nghị Hệ sinh thái OIP 2023, công ty đã giới thiệu 3Dblox 2.0, một tiêu chuẩn mở nâng cấp giúp đơn giản hóa việc lập kế hoạch kiến trúc mạch tích hợp 3D (3D IC)—và nó đã bắt đầu thu hút sự chú ý của các ông lớn như AMD, Micron, Samsung Memory và SK hynix.

Tại sao 3Dblox 2.0 lại quan trọng: Phá vỡ nút thắt trong thiết kế 3D

Trong nhiều năm, việc thiết kế chip xếp chồng 3D đã là một cơn ác mộng về độ phức tạp. Các kỹ sư phải cân nhắc phân phối năng lượng, quản lý nhiệt và các giới hạn vật lý trên nhiều lớp, thường sử dụng các công cụ riêng biệt không giao tiếp với nhau. 3Dblox 2.0 thay đổi vấn đề căn bản đó.

Tiêu chuẩn mới cho phép điều gì đó trước đây không thể: các nhà thiết kế giờ đây có thể khám phá kiến trúc 3D, xác định các miền năng lượng, xây dựng bố cục vật lý và mô phỏng hành vi nhiệt và năng lượng tất cả trong một môi trường tích hợp duy nhất. Hãy nghĩ về nó như cung cấp cho kiến trúc sư chip một trung tâm chỉ huy thống nhất thay vì các phòng điều khiển rải rác. Cách tiếp cận “môi trường toàn diện” này giúp rút ngắn đáng kể quá trình từ ý tưởng ban đầu đến silicon cuối cùng.

Những lợi ích về hiệu quả là rõ ràng. Bằng cách cho phép thực hiện các nghiên cứu khả thi về năng lượng và nhiệt trong giai đoạn đầu trước khi cam kết vào thiết kế chi tiết, các công ty có thể phát hiện sớm các vấn đề sẽ xuất hiện sau nhiều tháng phát triển. Các tính năng phản chiếu chiplet còn thúc đẩy năng suất hơn nữa bằng cách cho phép tái sử dụng thiết kế trên nhiều phiên bản.

Hệ sinh thái đang hình thành: 21 đối tác và ngày càng mở rộng

TSMC không xây dựng điều này một mình. Liên minh 3DFabric hiện có 21 đối tác trong ngành phối hợp toàn bộ chuỗi sản xuất bán dẫn. Những gì bắt đầu như một khung hợp tác đã phát triển thành một nhà cung cấp giải pháp toàn diện, bao gồm bộ nhớ, nền tảng, thử nghiệm, sản xuất và tích hợp đóng gói.

Phần hợp tác về bộ nhớ đặc biệt cho thấy rõ hướng đi của ngành. Để đáp ứng nhu cầu không ngừng của AI sinh tạo và các mô hình ngôn ngữ lớn, TSMC đã tăng cường hợp tác với Micron, Samsung Memory và SK hynix về công nghệ bộ nhớ HBM3 và HBM3e. Những giải pháp bộ nhớ băng thông cao này không phải là xa xỉ—chúng là điều kiện tiên quyết cho các hệ thống AI đòi hỏi dung lượng và thông lượng lớn.

Điều quan trọng không kém là đổi mới về nền tảng. Làm việc cùng IBIDEN và UMTC, TSMC đã xác định các tệp thiết kế nền tảng tiêu chuẩn cho phép định tuyến tự động—một bước hướng tới cải thiện năng suất gấp 10 lần. Khi bạn phối hợp hàng nghìn kết nối giữa các chiplet xếp chồng theo cấu trúc 3D, các công cụ thiết kế tự động cho sản xuất (DFM) trở nên thiết yếu.

Thách thức thử nghiệm mà ít ai đề cập

Một khía cạnh thường bị bỏ qua là thử nghiệm. Khi chip trở thành 3 chiều, các phương pháp thử nghiệm truyền thống bị phá vỡ. Làm thế nào để xác minh rằng một chiplet nằm sâu hai hoặc ba lớp có hoạt động chính xác? TSMC đã hợp tác với Advantest và Teradyne, các ông lớn về thiết bị thử nghiệm tự động (ATE), để phát triển các giải pháp sử dụng giao diện chức năng cho thử nghiệm stack tốc độ cao. Các thử nghiệm ban đầu nhằm mục tiêu đạt được một bước cải thiện năng suất gấp 10 lần nữa trong giai đoạn thử nghiệm.

Điều này quan trọng vì tỷ lệ hao hụt trong cấu hình 3D có thể gây thảm họa—các lỗi không chỉ là vấn đề sản xuất; chúng còn đắt hơn nhiều để phát hiện sau khi xếp chồng.

Hệ sinh thái EDA phản ứng

Ngoài các nỗ lực nội bộ của TSMC, công ty đã thành lập Ủy ban 3Dblox như một tổ chức tiêu chuẩn độc lập, có sự tham gia của Ansys, Cadence, Siemens và Synopsys. Ủy ban này vận hành mười nhóm công tác kỹ thuật liên tục đề xuất các cải tiến đặc tả và đảm bảo khả năng tương thích của các công cụ EDA. Mục tiêu là tham vọng: tạo ra một tiêu chuẩn không phụ thuộc nhà cung cấp, cho phép các nhà thiết kế kết hợp chiplet từ bất kỳ nhà sản xuất nào mà không phải hy sinh kiến trúc.

Các nhà thiết kế giờ đây có thể truy cập công khai các đặc tả 3Dblox mới nhất, với các nhà cung cấp EDA tích cực phát triển các công cụ thực thi tiêu chuẩn này để biến nó thành thực tế chứ không chỉ lý thuyết.

Ý nghĩa của điều này đối với AI và hơn thế nữa

Các ứng dụng ngay lập tức rõ ràng. AMD đã tận dụng công nghệ đóng gói 3D tiên tiến của TSMC cho các bộ tăng tốc MI300, đạt hiệu năng hàng đầu ngành và băng thông bộ nhớ cao cho các tác vụ AI. Nhưng tác động còn mở rộng hơn nữa. Các hệ thống tính toán hiệu năng cao (HPC), bộ xử lý di động xử lý các tác vụ AI phức tạp ngày càng tăng, và hạ tầng trung tâm dữ liệu đều phụ thuộc vào khả năng xếp chồng chiplet đa dạng một cách hiệu quả.

Bằng cách tiêu chuẩn hóa thiết kế IC 3D qua 3Dblox và phối hợp sản xuất qua Liên minh 3DFabric, TSMC không chỉ nâng cao năng suất thiết kế—mà còn loại bỏ các giới hạn kiến trúc từng buộc các công ty phải lựa chọn giữa hiệu suất, hiệu quả năng lượng và thời gian ra thị trường.

Bức tranh lớn hơn: Từ rào cản đổi mới đến tăng tốc đổi mới

Điều này phản ánh lý do tại sao TSMC ra mắt Nền tảng Đổi mới Mở (OIP) cách đây 15 năm. Ông L.C. Lu, phó chủ tịch và đồng nghiệp của công ty về Nền tảng Thiết kế và Công nghệ, đã diễn đạt rõ ràng: khi ngành công nghiệp chấp nhận tư duy IC 3D, hợp tác trở nên quan trọng hơn, chứ không ít đi.

TSMC vận hành một hệ sinh thái rộng lớn đến mức đáng kinh ngạc—hơn 70.000 tiêu đề IP, hơn 46.000 tệp công nghệ, và hơn 3.300 bộ công cụ thiết kế quy trình từ 0,5 micron đến 2 nanomet. Chỉ riêng năm 2022, công ty đã triển khai 288 công nghệ quy trình khác nhau cho 532 khách hàng. Quy mô đó chỉ có thể hoạt động nhờ vào tiêu chuẩn hóa và hợp tác.

3Dblox 2.0 và Liên minh 3DFabric mở rộng chính là bước tiến tiếp theo: biến các nút thắt tiềm năng thành khả năng thông lượng, làm cho đổi mới bán dẫn tiên tiến trở nên dễ tiếp cận hơn không chỉ với các ông lớn có nguồn lực dồi dào mà còn với toàn bộ hệ sinh thái. Dù bạn đang thiết kế bộ tăng tốc AI, giải pháp hệ thống trên chip, hay bộ xử lý di động thế hệ tiếp theo, các rào cản tiếp cận khả năng 3D của TSMC đang bị dỡ bỏ một cách có hệ thống.