【монета界】AI+ZK публічний блокчейн Polyhedra повідомляє, що минулого тижня було завершено оптимізацію фреймворку Expander. Ключові покращення включають: завершену інтеграцію GPU Prover з фреймворком Expander, Prover тепер може безшовно перемикатися між режимами виконання CPU та GPU за допомогою змінних середовища, забезпечуючи прозоре прискорення GPU без додаткової конфігурації; оптимізацію апаратних примітивів FPGA для пристроїв Versal HBM, включаючи сумматори та множники для полів M31Ext3, Goldilocks і BN254, використовуючи високу пропускну здатність пам'яті для максимізації пропускної здатності та мінімізації затримки, закладаючи основу для повного апаратного прискорення генерації доказів на FPGA; первинне бенчмаркінг арифметичних ядер для перевірки коректності функцій та масштабування пропускної здатності.
Ця сторінка може містити контент третіх осіб, який надається виключно в інформаційних цілях (не в якості запевнень/гарантій) і не повинен розглядатися як схвалення його поглядів компанією Gate, а також як фінансова або професійна консультація. Див. Застереження для отримання детальної інформації.
10 лайків
Нагородити
10
6
Репост
Поділіться
Прокоментувати
0/400
PessimisticOracle
· 9год тому
бик а GPU прискорення, але не знаю, чи стабільно.
Переглянути оригіналвідповісти на0
degenwhisperer
· 10год тому
Це все, що потрібно для підвищення апаратного забезпечення?
Polyhedra завершила оптимізацію фреймворку Expander, реалізувавши прискорення на GPU та підвищення продуктивності FPGA
【монета界】AI+ZK публічний блокчейн Polyhedra повідомляє, що минулого тижня було завершено оптимізацію фреймворку Expander. Ключові покращення включають: завершену інтеграцію GPU Prover з фреймворком Expander, Prover тепер може безшовно перемикатися між режимами виконання CPU та GPU за допомогою змінних середовища, забезпечуючи прозоре прискорення GPU без додаткової конфігурації; оптимізацію апаратних примітивів FPGA для пристроїв Versal HBM, включаючи сумматори та множники для полів M31Ext3, Goldilocks і BN254, використовуючи високу пропускну здатність пам'яті для максимізації пропускної здатності та мінімізації затримки, закладаючи основу для повного апаратного прискорення генерації доказів на FPGA; первинне бенчмаркінг арифметичних ядер для перевірки коректності функцій та масштабування пропускної здатності.