【moeda界】AI+ZK cadeia pública Polyhedra informou que concluiu a otimização da estrutura Expander na semana passada. As melhorias chave incluem: conclusão da integração de ponta a ponta entre o Prover GPU e a estrutura Expander, permitindo que o Prover alterne de forma transparente entre os modos de execução CPU e GPU através de variáveis de ambiente, realizando aceleração GPU transparente sem configuração adicional; otimização de primitivas aritméticas FPGA para dispositivos Versal HBM, incluindo somadores e multiplicadores dos campos M31Ext3, Goldilocks e BN254, maximizando a largura de banda da memória para maximizar a taxa de transferência e minimizar a latência, estabelecendo as bases para aceleração de hardware completo na geração de provas em FPGA; benchmarking do núcleo aritmético preliminar, validando a correção funcional e a escalabilidade da taxa de transferência.
Esta página pode conter conteúdo de terceiros, que é fornecido apenas para fins informativos (não para representações/garantias) e não deve ser considerada como um endosso de suas opiniões pela Gate nem como aconselhamento financeiro ou profissional. Consulte a Isenção de responsabilidade para obter detalhes.
10 Curtidas
Recompensa
10
6
Repostar
Compartilhar
Comentário
0/400
PessimisticOracle
· 18h atrás
bull ah GPU aceleração, mas não sei se é estável ou não
Polyhedra concluiu a otimização da estrutura do Expander, alcançando aceleração por GPU e melhoria de desempenho em FPGA.
【moeda界】AI+ZK cadeia pública Polyhedra informou que concluiu a otimização da estrutura Expander na semana passada. As melhorias chave incluem: conclusão da integração de ponta a ponta entre o Prover GPU e a estrutura Expander, permitindo que o Prover alterne de forma transparente entre os modos de execução CPU e GPU através de variáveis de ambiente, realizando aceleração GPU transparente sem configuração adicional; otimização de primitivas aritméticas FPGA para dispositivos Versal HBM, incluindo somadores e multiplicadores dos campos M31Ext3, Goldilocks e BN254, maximizando a largura de banda da memória para maximizar a taxa de transferência e minimizar a latência, estabelecendo as bases para aceleração de hardware completo na geração de provas em FPGA; benchmarking do núcleo aritmético preliminar, validando a correção funcional e a escalabilidade da taxa de transferência.