【koin界】AI+ZK public chain Polyhedra menyatakan bahwa mereka telah menyelesaikan optimasi kerangka Expander minggu lalu. Perbaikan kunci meliputi: penyelesaian integrasi end-to-end Prover GPU dengan kerangka Expander, Prover sekarang dapat beralih antara mode eksekusi CPU dan GPU secara mulus melalui variabel lingkungan, mencapai akselerasi GPU transparan tanpa konfigurasi tambahan; optimasi primitif aritmatika FPGA untuk perangkat Versal HBM, termasuk penambah dan pengali untuk M31Ext3, Goldilocks, dan BN254 fields, memanfaatkan memori bandwidth tinggi untuk memaksimalkan throughput dan meminimalkan latensi, meletakkan dasar untuk akselerasi perangkat keras proof generation yang lengkap di FPGA; pengujian kinerja awal inti aritmatika untuk memverifikasi kebenaran fungsi dan perluasan throughput.
Halaman ini mungkin berisi konten pihak ketiga, yang disediakan untuk tujuan informasi saja (bukan pernyataan/jaminan) dan tidak boleh dianggap sebagai dukungan terhadap pandangannya oleh Gate, atau sebagai nasihat keuangan atau profesional. Lihat Penafian untuk detailnya.
10 Suka
Hadiah
10
6
Posting ulang
Bagikan
Komentar
0/400
PessimisticOracle
· 18jam yang lalu
bull ya GPU mempercepat tapi tidak tahu stabil atau tidak
Lihat AsliBalas0
degenwhisperer
· 18jam yang lalu
Apakah peningkatan perangkat keras ini sudah selesai?
Lihat AsliBalas0
AllInAlice
· 18jam yang lalu
Kinerja perangkat keras meningkat pesat To da moon!
Polyhedra menyelesaikan optimasi kerangka Expander untuk meningkatkan akselerasi GPU dan kinerja FPGA
【koin界】AI+ZK public chain Polyhedra menyatakan bahwa mereka telah menyelesaikan optimasi kerangka Expander minggu lalu. Perbaikan kunci meliputi: penyelesaian integrasi end-to-end Prover GPU dengan kerangka Expander, Prover sekarang dapat beralih antara mode eksekusi CPU dan GPU secara mulus melalui variabel lingkungan, mencapai akselerasi GPU transparan tanpa konfigurasi tambahan; optimasi primitif aritmatika FPGA untuk perangkat Versal HBM, termasuk penambah dan pengali untuk M31Ext3, Goldilocks, dan BN254 fields, memanfaatkan memori bandwidth tinggi untuk memaksimalkan throughput dan meminimalkan latensi, meletakkan dasar untuk akselerasi perangkat keras proof generation yang lengkap di FPGA; pengujian kinerja awal inti aritmatika untuk memverifikasi kebenaran fungsi dan perluasan throughput.