TSMC's 3Dblox 2.0 marque un tournant dans la standardisation de la conception avancée de chiplets

L’industrie des semi-conducteurs connaît une transformation fondamentale, et TSMC vient de déplacer une pièce d’échecs supplémentaire qui pourrait redéfinir la conception des puces de nouvelle génération. Lors du Forum de l’écosystème OIP 2023, l’entreprise a dévoilé 3Dblox 2.0, une norme ouverte améliorée qui simplifie la planification de l’architecture des circuits intégrés (3D IC) en 3D — et elle commence déjà à gagner du terrain auprès des acteurs majeurs comme AMD, Micron, Samsung Memory et SK hynix.

Pourquoi 3Dblox 2.0 est important : Briser le goulot d’étranglement de la conception 3D

Depuis des années, la conception de puces empilées en 3D a été un cauchemar de complexité. Les ingénieurs devaient jongler avec la distribution de puissance, la gestion thermique et les contraintes physiques sur plusieurs couches, souvent à l’aide d’outils isolés qui ne communiquaient pas entre eux. 3Dblox 2.0 change ce problème fondamental.

La nouvelle norme permet quelque chose d’auparavant impossible : les concepteurs peuvent désormais explorer des architectures 3D, définir des domaines de puissance, construire des agencements physiques et simuler le comportement thermique et électrique dans un environnement intégré unique. Considérez cela comme donner aux architectes de puces un centre de commandement unifié plutôt que des salles de contrôle dispersées. Cette approche “holistique” accélère considérablement le processus, du concept initial au silicium final.

Les gains en efficacité sont substantiels. En permettant des études de faisabilité en puissance et thermique dès les premières étapes, avant de s’engager dans une conception détaillée, les entreprises peuvent repérer des problèmes qui autrement apparaîtraient plusieurs mois après le début du développement. Les fonctionnalités de miroir de chiplet renforcent encore la productivité en permettant la réutilisation de conception à travers plusieurs instances.

Un écosystème en formation : 21 partenaires et en croissance

TSMC ne construit pas cela en isolation. La Alliance 3DFabric compte désormais 21 partenaires industriels coordonnant toute la chaîne de fabrication des semi-conducteurs. Ce qui a commencé comme un cadre de collaboration a évolué pour devenir un fournisseur de solutions complet, couvrant la mémoire, le substrat, les tests, la fabrication et l’intégration d’emballage.

La collaboration dans le domaine de la mémoire est particulièrement révélatrice de la direction prise par l’industrie. Pour alimenter l’appétit insatiable de l’IA générative et des grands modèles de langage, TSMC a intensifié ses partenariats avec Micron, Samsung Memory et SK hynix sur les technologies de mémoire HBM3 et HBM3e. Ces solutions de mémoire à large bande passante ne sont pas des luxes — elles sont des prérequis pour les systèmes d’IA qui exigent à la fois une capacité massive et un débit élevé.

L’innovation dans le substrat est tout aussi cruciale. En collaboration avec IBIDEN et UMTC, TSMC a défini des fichiers de conception de substrats standardisés permettant un routage automatique — une démarche visant une amélioration de la productivité par un facteur 10. Lorsqu’il faut coordonner des milliers d’interconnexions entre chiplets empilés en 3D, les outils de conception pour la fabrication (DFM) deviennent indispensables.

Le défi des tests dont personne ne parle

Une dimension souvent négligée est celle des tests. À mesure que les puces deviennent tridimensionnelles, les méthodes de test traditionnelles s’effondrent. Comment vérifier qu’un chiplet enfoui à deux ou trois couches de profondeur fonctionne correctement ? TSMC collabore avec Advantest et Teradyne, les géants de l’ATE (automatic test equipment), pour développer des solutions utilisant des interfaces fonctionnelles pour des tests en pile à haute vitesse. Les premières démonstrations visent à atteindre un autre gain de 10x en productivité lors de la phase de test.

Cela est crucial car la perte de rendement dans des configurations 3D peut être catastrophique — les défauts ne sont pas seulement des problèmes de fabrication ; ils coûtent exponentiellement plus cher à détecter après empilement.

L’écosystème EDA réagit

Au-delà des efforts internes de TSMC, l’entreprise a créé le comité 3Dblox en tant qu’organisme de normalisation indépendant, avec la participation d’Ansys, Cadence, Siemens et Synopsys. Ce comité opère dix groupes de travail techniques proposant en continu des améliorations de spécifications et assurant l’interopérabilité des outils EDA. L’objectif est ambitieux : créer une norme indépendante des fournisseurs permettant aux concepteurs de combiner des chiplets de n’importe quel fabricant sans compromis architectural.

Les concepteurs peuvent désormais accéder publiquement aux dernières spécifications 3Dblox, avec des fournisseurs EDA qui développent activement des implémentations d’outils rendant la norme pratique plutôt que théorique.

Ce que cela signifie pour l’IA et au-delà

Les applications immédiates sont évidentes. AMD a exploité l’emballage avancé en 3D de TSMC pour ses accélérateurs MI300, atteignant des performances et une bande passante mémoire de pointe pour les charges de travail en IA. Mais les implications vont plus loin. Les systèmes de calcul haute performance (HPC), les processeurs mobiles traitant des IA de plus en plus complexes, et l’infrastructure des centres de données dépendent tous de la capacité à empiler efficacement des chiplets hétérogènes.

En standardisant la conception de circuits intégrés 3D via 3Dblox et en coordonnant la fabrication via l’Alliance 3DFabric, TSMC ne se contente pas d’améliorer la productivité de la conception — elle supprime les contraintes architecturales qui forçaient auparavant les entreprises à choisir entre performance, efficacité énergétique et délai de mise sur le marché.

La vision d’ensemble : des barrières à l’innovation aux accélérateurs d’innovation

Cela rappelle pourquoi TSMC a lancé sa plateforme d’innovation ouverte (OIP) il y a 15 ans. Le Dr L.C. Lu, fellow et vice-président de la plateforme de conception et de technologie de l’entreprise, l’a formulé clairement : à mesure que l’industrie adoptait la pensée en circuits intégrés 3D, la collaboration devenait plus cruciale, pas moins.

TSMC opère un écosystème d’une envergure impressionnante — plus de 70 000 titres IP, 46 000 fichiers technologiques, et plus de 3 300 kits de conception de processus allant de 0,5 micron à 2 nanomètres. En 2022 seulement, l’entreprise a déployé 288 technologies de processus distinctes pour 532 clients. Cette échelle ne fonctionne que grâce à la standardisation et à la collaboration.

3Dblox 2.0 et l’expansion de l’Alliance 3DFabric représentent la prochaine étape : transformer les goulots d’étranglement potentiels en flux, rendant l’innovation avancée en semi-conducteurs accessible non seulement aux géants bien dotés, mais aussi à l’écosystème plus large. Que vous conceviez des accélérateurs IA, des solutions système-sur-puce ou des processeurs mobiles de nouvelle génération, les barrières à l’accès aux capacités 3D de TSMC sont en train d’être systématiquement levées.