TSMC's 3Dblox 2.0 Marca un Punto de Inflexión en la Estandarización del Diseño Avanzado de Chiplets

La industria de semiconductores está experimentando un cambio fundamental, y TSMC acaba de mover otra pieza en el tablero que podría redefinir cómo se diseñan los chips de próxima generación. En el Foro del Ecosistema OIP 2023, la compañía presentó 3Dblox 2.0, un estándar abierto mejorado que simplifica la planificación de la arquitectura de circuitos integrados (3D IC) en 3D, y ya está ganando tracción entre los principales actores como AMD, Micron, Samsung Memory y SK hynix.

Por qué importa 3Dblox 2.0: Rompiendo el cuello de botella del diseño en 3D

Durante años, diseñar chips apilados en 3D ha sido una pesadilla de complejidad. Los ingenieros tenían que gestionar la distribución de energía, la gestión térmica y las restricciones físicas en múltiples capas, a menudo con herramientas aisladas que no se comunicaban entre sí. 3Dblox 2.0 cambia ese problema fundamental.

El nuevo estándar permite algo anteriormente imposible: los diseñadores ahora pueden explorar arquitecturas en 3D, definir dominios de energía, construir diseños físicos y simular el comportamiento térmico y de energía todo dentro de un entorno integrado único. Piénsalo como dar a los arquitectos de chips un centro de mando unificado en lugar de salas de control dispersas. Este enfoque de “entorno holístico” acelera drásticamente el proceso desde el concepto inicial hasta el silicio final.

Las ganancias en eficiencia son sustanciales. Al permitir estudios de viabilidad de energía y térmica en etapas tempranas antes de comprometerse con un diseño detallado, las empresas pueden detectar problemas que de otro modo surgirían meses después en el desarrollo. Las funciones de mirror de chiplet aumentan aún más la productividad al permitir la reutilización del diseño en múltiples instancias.

Un ecosistema en formación: 21 socios y en crecimiento

TSMC no está construyendo esto en aislamiento. La Alianza 3DFabric ahora cuenta con 21 socios de la industria que coordinan toda la cadena de fabricación de semiconductores. Lo que comenzó como un marco de colaboración se ha convertido en un proveedor de soluciones de pila completa que abarca memoria, sustrato, pruebas, fabricación e integración de empaquetado.

La colaboración en memoria es particularmente reveladora sobre hacia dónde se dirige la industria. Para alimentar el insaciable apetito de la IA generativa y los grandes modelos de lenguaje, TSMC ha intensificado sus asociaciones con Micron, Samsung Memory y SK hynix en tecnologías de memoria HBM3 y HBM3e. Estas soluciones de memoria de alto ancho de banda no son lujos, sino requisitos previos para sistemas de IA que demandan tanto capacidad como rendimiento.

Igualmente importante es la innovación en sustratos. Trabajando con IBIDEN y UMTC, TSMC definió archivos de diseño de sustrato estandarizados que permiten rutas automáticas, un movimiento que apunta a una mejora de productividad de 10x. Cuando se coordinan miles de interconexiones entre chiplets apilados en arreglos 3D, las herramientas automatizadas de diseño para fabricación (DFM) se vuelven esenciales.

El desafío de las pruebas del que nadie habla

Una dimensión a menudo pasada por alto es la prueba. A medida que los chips se vuelven tridimensionales, las metodologías tradicionales de prueba se desmoronan. ¿Cómo verificar que un chiplet enterrado a dos o tres capas de profundidad funciona correctamente? TSMC ha estado colaborando con Advantest y Teradyne, los gigantes de los equipos de prueba automática (ATE), para desarrollar soluciones que utilicen interfaces funcionales para pruebas en pila de alta velocidad. Las demostraciones tempranas buscan lograr otra mejora de 10x en productividad en la fase de prueba.

Esto importa porque la pérdida de rendimiento en configuraciones 3D puede ser catastrófica: los defectos no son solo problemas de fabricación, sino que son exponencialmente más caros de detectar después del apilamiento.

El ecosistema EDA responde

Más allá de los esfuerzos internos de TSMC, la compañía estableció el Comité 3Dblox como un organismo independiente de estándares, con participación de Ansys, Cadence, Siemens y Synopsys. Este comité opera diez grupos de trabajo técnico que proponen continuamente mejoras en las especificaciones y garantizan la interoperabilidad de las herramientas EDA. La meta es ambiciosa: crear un estándar independiente del proveedor que permita a los diseñadores combinar chiplets de cualquier fabricante sin comprometer la arquitectura.

Los diseñadores ahora pueden acceder públicamente a las últimas especificaciones de 3Dblox, con los proveedores de EDA desarrollando activamente implementaciones de herramientas que hacen que el estándar sea práctico en lugar de teórico.

Qué significa esto para la IA y más allá

Las aplicaciones inmediatas son evidentes. AMD aprovechó el empaquetado avanzado en 3D de TSMC para sus aceleradores MI300, logrando un rendimiento y ancho de banda de memoria líderes en la industria para cargas de trabajo de IA. Pero las implicaciones van mucho más allá. Los sistemas de computación de alto rendimiento (HPC), los procesadores móviles que manejan inferencias de IA cada vez más complejas y la infraestructura de centros de datos dependen de la capacidad de apilar chiplets heterogéneos de manera eficiente.

Al estandarizar el diseño de IC en 3D mediante 3Dblox y coordinar la fabricación a través de la Alianza 3DFabric, TSMC no solo mejora la productividad del diseño, sino que elimina las restricciones arquitectónicas que anteriormente obligaban a las empresas a elegir entre rendimiento, eficiencia energética y tiempo de comercialización.

La visión global: de barreras a aceleradores de innovación

Esto remite a por qué TSMC lanzó su Plataforma de Innovación Abierta (OIP) hace 15 años. El Dr. L.C. Lu, compañero y vicepresidente de la plataforma de diseño y tecnología de la compañía, lo expresó claramente: a medida que la industria adoptaba el pensamiento en IC en 3D, la colaboración se volvía más crítica, no menos.

TSMC opera un ecosistema asombroso en alcance: más de 70,000 títulos de IP, más de 46,000 archivos tecnológicos y más de 3,300 kits de diseño de procesos que abarcan desde 0.5 micrones hasta nodos de 2 nanómetros. Solo en 2022, la compañía desplegó 288 tecnologías de proceso distintas para 532 clientes. Esa escala solo funciona gracias a la estandarización y la colaboración.

3Dblox 2.0 y la expansión de la Alianza 3DFabric representan la próxima evolución: convertir posibles cuellos de botella en flujos de trabajo, haciendo que la innovación avanzada en semiconductores sea accesible no solo para gigantes bien dotados, sino para todo el ecosistema. Ya sea que estés diseñando aceleradores de IA, soluciones de sistema en chip o procesadores móviles de próxima generación, las barreras para acceder a las capacidades 3D de TSMC se están desmantelando sistemáticamente.